Aller au menu Aller au contenu
Diversité scientifique et technologique
L'école d'ingénieurs de physique, électronique, matériaux
Diversité scientifique et technologique

> Formation

Conception de circuits analogiques I - 4PMTACD2

A+Augmenter la taille du texteA-Réduire la taille du texteImprimer le documentEnvoyer cette page par mail Partagez cet article Facebook Twitter Linked In Google+ Viadeo
  • Volumes horaires

    • CM : 12.0
    • TD : 8.0
    • TP : 0
    • Projet : 0
    • Stage : 0
    Crédits ECTS : 2.0

Objectifs

L'étudiant sera en mesure de dimensionner des circuits intégrés analogiques (ou la partie analogique de circuits mixtes VLSI). Le modèle EKV pour le transistor MOS sera traité en détail. Les principales structures employées dans les circuits CMOS seront décrites, ainsi que les principes de base nécessaires pour réaliser un circuit fonctionnant et un layout correct.

Contact Davide BUCCI

Contenu

Dispositifs actifs: Transistor MOS: structures et modalités de fonctionnement, modèles grands et petits signaux, comportement thermique et bruit. Fonctionnement en inversion faible, fabrication et layout.

Dispositifs passifs: condensateurs et résistances intégrés, transistor MOS utilisés comme résistances and pseudo-résistances, diodes et interconnections.

Quelques informations sur les effets parasites.

Compromis dans le dimensionnement des principaux blocs de base analogiques:
a. Amplificateurs à source commune.
b. Paire différentielle.
c. Miroir de courant.
d. Amplificateurs cascode.



Prérequis

Bases de physique des dispositifs à semi-conducteurs. Analyse des circuits analogiques. Modèles et circuits équivalents de grand et de petit signal pour des dispositifs non linéaires.

Contrôles des connaissances

Semestre 8 - L'examen existe uniquement en anglais 

Examen écrit de 2H sans documents ni cours autorisés.



N1=100%*Exam1
N2=100%*Exam2

Informations complémentaires

Semestre 8 - Le cours est donné uniquement en anglais EN

Cursus ingénieur->NANOTECH->Semestre 8

Bibliographie

  • P. Jespers “The gm/ID design methodology, a sizing tool for low- voltage analog CMOS”, Springer 2009
    – B. Razawi “Design of Analog CMOS Integrated Circuits”, McGraw Hill 2001
  • Slides and handouts

Be sure to check regularly the Chamilo page of this course! A lot of useful information are available there.

A+Augmenter la taille du texteA-Réduire la taille du texteImprimer le documentEnvoyer cette page par mail Partagez cet article Facebook Twitter Linked In Google+ Viadeo

mise à jour le 23 janvier 2019

Grenoble INP Institut d'ingénierie Univ. Grenoble Alpes