Aller au menu Aller au contenu
Diversité scientifique et technologique
L'école d'ingénieurs de physique, électronique, matériaux
Diversité scientifique et technologique

> Formation

TP Logique PET S5 - 3PMETPL6

A+Augmenter la taille du texteA-Réduire la taille du texteImprimer le documentEnvoyer cette page par mail Partagez cet article Facebook Twitter Linked In Google+ Viadeo
  • Volumes horaires

    • CM : 0
    • TD : 0
    • TP : 8.0
    • Projet : 0
    • Stage : 0
    • DS : 0
    Crédits ECTS : 0.5

Objectifs

Ce TP est une mise en application de l'ensemble des notions vues dans l'enseignement de Logique PET (3PMELOG6). Il est consacré à la conception d’un récepteur de données série asynchrone RS-232 et à son implantation sur un FPGA. Cet exemple permet de mettre en application le cours de logique dans son intégralité et d’illustrer la démarche de conception par séparation de la partie opérative et de la partie commande. C’est aussi l’occasion d’un premier contact avec le flot de conception de circuits numériques.

Contact Sylvain HUET

Contenu

La spécification du circuit à l’aide d’une machine à états qui manipule des variables est donnée ainsi que l’interface entre les parties commande et opérative. La partie opérative est également partiellement donnée.
Dans ce TP il est demandé :

  • de déterminer les éléments manquants de la partie opérative,
  • de spécifier la partie commande avec une machine à états et d’en faire la synthèse,
  • de saisir ces différents éléments des parties opérative et commande dans un projet Quartus à compléter et d’en faire la validation progressive à partir de bancs de test fournis, parfois à compléter,
  • de valider l’implantation du circuit sur une carte FPGA DE1 en utilisant le PC de développement pour lui envoyer de l’information en série asynchrone.
    Ce TP se déroule sur 2 séances de 4 heures.


Prérequis

Logique PET (3PMELOG6)

Contrôles des connaissances

Compte-rendu à remettre à la fin de la dernière séance de TP.



N1=Note de compte-rendu
Non rattrapable

Informations complémentaires

Cursus ingénieur->1A-PET->Semestre 5
Cursus ingénieur->1ère année ingénieur Phelma->Semestre 5

Bibliographie

[1] Architectures Logicielles et Matérielles,P. Amblard and J.-C. Fernandez and F. Lagnier and F. Maraninchi and P. Sicard and Ph. Waille, Dunod, collection Sciences Sup.,2000.
[2] Electronique Numérique Intégrée, J.-. Danger and S.Guilley and P. Matherat and Y. Mathieu and L. Naviner and A. Polti and J. Provost , cours de l'ENST Paris
[3]Représentation et Synthèse des Systèmes Logiques, S.Pravossoudovitch, Ecole polytechnique Universitaire de Montpellier, 2006
[4] Bebop to the Boolean Boogie: An Unconventional Guide to Electronics Fundamentals, Components and Processes, C. Maxfield and P. Waddell, Butterworth-Heinemann, 2002

A+Augmenter la taille du texteA-Réduire la taille du texteImprimer le documentEnvoyer cette page par mail Partagez cet article Facebook Twitter Linked In Google+ Viadeo

mise à jour le 6 mars 2019

Grenoble INP Institut d'ingénierie Univ. Grenoble Alpes