UE Circuits intégrés numériques SEI - 4PUECINU

Objectif(s)

Cette UE a comme objectif de faire le lien entre plusieurs UEs vues en 1A ou début de 2A, afin d'acquérir une vue d'ensemble cohérente et de maîtriser globalement les bases de la conception microélectronique numérique. La première partie du module doit permettre de connaître les principes de conception et d'optimisation des blocs numériques CMOS, depuis les portes logiques niveau transistor jusqu'aux cellules correspondant aux fonctions majeures usuelles. La seconde partie du module doit permettre de comprendre la méthode de conception d'un circuit à partir d'un algorithme définissant la fonction souhaitée, et l'application de la méthode à un interpréteur de jeu d'instructions (microprocesseur).

Contenu(s)

Cette UE aborde successivement :

• les caractéristiques principales de la logique CMOS statique
• la conception et l'optimisation de fonctions combinatoires : portes logiques CMOS et fonctions arithmétiques
• la mémorisation en CMOS : verrous, bascules, blocs mémoire
• l'optimisation électrique pour la vitesse/surface/consommation, de la porte élémentaire au circuit complexe : dimensionnement (en complément de ce qui précède), amplifications, arbres de distribution
• les circuits synchrones basés sur un chemin de données (partie opérative) et une machine à états (partie commande), du circuit dédié au microprocesseur, puis le principe de la transformation en architecture pipeline.

Electronique numérique – Partie 1, transistors MOS, Microprocesseur

Contrôle des connaissances

Session 1 : 25% TP (rapport et oral), 75% DS 2h écrit
Examen : Une feuille A4 manuscrite personnelle autorisée, autres documents interdits. Calculatrice (validée Phelma) tolérée mais non indispensable

Session 2 : TP reconduit, Nouvel exam écrit 2h (pour même modalité session 1 et 2) 75%

Informations complémentaires