Phelma Formation 2022

Conception de circuits analogiques I - 4PMTACD2

  • Volumes horaires

    • CM 12.0
    • Projet 0
    • TD 8.0
    • Stage 0
    • TP 0

    Crédits ECTS

    Crédits ECTS 2.0

Objectif(s)

L'étudiant.e sera en mesure de dimensionner des circuits intégrés analogiques (ou la partie analogique de circuits mixtes VLSI). Le modèle EKV pour le transistor MOS sera traité en détail. Les principales structures employées dans les circuits CMOS seront décrites, ainsi que les principes de base nécessaires pour réaliser un circuit fonctionnant et un layout correct.

Contact Davide BUCCI

Contenu(s)

Dispositifs actifs: Transistor MOS: structures et modalités de fonctionnement, modèles grands et petits signaux, comportement thermique et bruit. Fonctionnement en inversion faible, fabrication et layout.

Dispositifs passifs: condensateurs et résistances intégrés, transistor MOS utilisés comme résistances and pseudo-résistances, diodes et interconnections.

Quelques informations sur les effets parasites.

Compromis dans le dimensionnement des principaux blocs de base analogiques:
a. Amplificateurs à source commune.
b. Paire différentielle.
c. Miroir de courant.
d. Amplificateurs cascode.



Prérequis

Bases de physique des dispositifs à semi-conducteurs. Analyse des circuits analogiques. Modèles et circuits équivalents de grand et de petit signal pour des dispositifs non linéaires.

Contrôle des connaissances

Semestre 8 - L'examen existe uniquement en anglais 

SESSION NORMALE :*
Types d'évaluation : DS, CC
Evaluation rattrapable : DS

  • durée : 2h
  • documents autorisés : non
  • calculatrices autorisées : oui
  • possible en distanciel : non
  • commentaires : Feuille A4 autorisée
    Evaluation non rattrapable : CC
  • commentaires : Questionnaires sur Chamilo à passer après chaque séance

SESSION DE RATTRAPAGE : DS
Evaluation : DS

  • durée : 2h
  • documents autorisés : non
  • calculatrices autorisées : oui
  • possible en distanciel : non
  • commentaires : Feuille A4 autorisée


Examen écrit Session 1 : DS1
Contrôle continu Session 1 : CC1
Examen écrit Session 2 : DS2
N1 = Note finale session 1 = 95% DS1 + 5% CC1
N2 = Note finale session 2 = 95% DS2

Informations complémentaires

Semestre 8 - Le cours est donné uniquement en anglais EN

Cursus ingénieur->Filière NANOTECH->Semestre 8

Bibliographie

  • P. Jespers “The gm/ID design methodology, a sizing tool for low- voltage analog CMOS”, Springer 2009
    – B. Razawi “Design of Analog CMOS Integrated Circuits”, McGraw Hill 2001
  • Slides and handouts

Be sure to check regularly the Chamilo page of this course! A lot of useful information are available there.