Volumes horaires
- CM 16.0
- TD 3.0
Crédits ECTS
Crédits ECTS 1.0
Objectif(s)
Introduire les nouvelles contraintes de conception liées aux technologies CMOS ultimes et les méthodes de conception pour la robustesse et la faible consommation. Présenter une méthode alternative de conception au circuits synchrones : les circuits asynchrones ou sans horloge.
Contact Lorena ANGHEL, Regis LEVEUGLEContenu(s)
• Évolution des défauts de fabrication, de la variabilité, de la fiabilité liée au vieillissement et de la sensibilité aux agressions
• Techniques d'amélioration de la fabrication et de la fiabilité, DFM(Y)
• Techniques de tolérance aux fautes on chip (codes, reconfiguration, etc.)
• Techniques de conception faible consommation
Prérequis
Contrôle des connaissances
Examen Ecrit : 2h
Examen Ecrit : 100%