Volumes horaires
- CM 28.0
- Projet 0
- TD 0
- Stage 0
- TP 10.0
- DS 0
Crédits ECTS
Crédits ECTS 3.0
Objectif(s)
La complexité des système embarqués de traitement de l'information ne cesse de croître du fait des capacités d'intégration toujours plus importante.
Pourtant la course à la fréquence de fonctionnement des coeurs commence à ralentir : les futurs gains en performance viendront pour l'essentiel du parallèlisme.
Les architectures du futur seront très certainement des systèmes massivement parallèles constitués de nombreux coeurs de processeurs et d'unités de traitement.
Les objectifs de ce cours sont les suivants:
*Formaliser les principes qui conduisent aux choix architecturaux pour la conception de systèmes intégrés/embarqués
*Etablir des critères de performance et les éléments fondamentaux pour les développements à base de systèmes intégrés
Contenu(s)
*Architecture Matérielle (bus intégrés, architecture mémoire, processeur intégrés, IP)
*Architecture Logicielle (RTOS, API)
*Architectures parallèles intégrés, architectures MPSoC, ManyCores
*Réseau sur puce (Network on Chip)
*Hiérarchie mémoire avancée, Optimisation de la gestion des données,
*Etudes de cas : Multimédia, Téléphonie mobile, Processeur Réseau, xDSL, 3D
Un TP illustre ce cours.
Prérequis
*Electronique numérique : conception de circuit, architecture des ordinateurs
*Bases de l’informatique
Contrôle des connaissances
CONTRÔLE CONTINU :
Type d'évaluation (ex : TP, assiduité, participation) : TP
SESSION NORMALE :
Type d'examen (écrit, oral, examen sur machine) : Ecrit + TP + Assiduité
Salle spécifique :
Durée : 2h00
Aucun documents autorisés
Calculatrice officielle autorisée
Matériel interdit : téléphone, ordinateurs, montres connectées
Commentaires :
SESSION DE RATTRAPAGE :
Type d'examen (écrit, oral, examen sur machine) : Ecrit ou Oral
Salle spécifique :
Durée : 2h00
Aucun documents autorisés
Calculatrice officielle autorisée
Matériel interdit : téléphone, ordinateurs, montres connectées
Commentaires
N1=E1+TP
N2=E2+TP