Le cours et le projet ont pour objectif de faire mieux comprendre le lien entre matériel et logiciel.
Le projet vise à mettre en application les concepts vus en cours de systèmes embarqués, architectures SOC et Méthodologie de conception de SOC et à valider/expérimenter ces concepts en utilisant la plateforme de génération de SoC Rocket Chip développée à Berkeley et utilisant le processeur/ISA RISC V.
Le projet vise à porter une application dans cet environnement et à la faire s'executer sur carte programmable FPGA.
• Architecture de SoC (system on a chip), caches, memoire virtuelle, interruptions, application multi taches et multi processeurs, coherence mémoire.
•Conception HW/SW
•Partitionnement HW/SW
•Etude et développement de périphériques avec interaction avec l'OS et l'application
•Mappage/déploiement/validation d'une application sur une plateforme mono multi-processeurs, étude/optimization de performances
architecture processeur et système, interruption, espaces d'adressage
programmation langage C et connaissances en assembleur
Attention calcul de la note différent selon la filière car volume horaire TP/Projet différents
Pour SEI
session 1 condition normale :
session 1 condition confinement :
session 2 condition normale :
Entretien oral physique pour 40 % de la note (conservation de la note de CC)
session 2 condition confinement :
Entretien oral à distance pour 40 % de la note (conservation de la note de CC)
Pour MT
session 1 condition normale :
session 1 condition confinement :
session 2 condition normale :
Entretien oral physique pour 50 % de la note (conservation de la note de CC)
session 2 condition confinement :
Entretien oral à distance pour 50 % de la note (conservation de la note de CC)
cours porteur pour CM + DS pour 3aa_csi 5PMRSEN6
40% Exam + 60% CC pour filière SEI
50% Exam + 50% CC pour filière MT
mise à jour le 14 décembre 2016
Nos sites
e-Services
