Conception de systèmes numériques de grande complexité
Validation de ces systèmes
Implantation sur cible ASIC et FPGA
4 seances de design VHDL
1 seance de synthèse FPGA
2 seances de validation FPGA
4 seances de Synthese et Placement routage ASIC, validation après PR
Cours de modélisation VHDL - 1A
Cours de logique, VLSI - 1A
Compte rendu de TP, évaluation continue
compte rendu de TP - Non rattrapable en session 2
mise à jour le 6 mars 2019
Nos sites
e-Services
