VLSI - ASIC - FPGA SEI MT - 4PMEEN52

Objectif(s)

Conception d'un système numérique de type Filtre à réponse impulsionnelle finie, de ses interfaces, de son environnement de verification.
Maitrise des outils de conception de la microélectronique numériques, du niveau RTL au prototypage FPGA, et au jeu de masques en ASIC
Réalisation du layout du circuit conçu
comprehension du flot de conception numérique ASIC et FPGA
Validation de propriétés non fonctionnelles d'un système numérique complexe

Contenu(s)

Conception d'un système numérique de type Filtre à réponse impulsionnelle finie, de ses interfaces, de son environnement de verification.
Maitrise des outils de conception de la microélectronique numériques, du niveau RTL au prototypage FPGA, et au jeu de masques en ASIC
Réalisation du layout du circuit conçu
comprehension du flot de conception numérique ASIC et FPGA
Validation de propriétés non fonctionnelles d'un système numérique complexe

Conception de circuits logiques
Langages de conceptions de systèmes matériels

Contrôle des connaissances

TP - 50% Control continu pour toute la durée des séances, sous la forme suivante:

• des entretiens oraux avec les enseignants,
• la production des documents qui attestent la réalisation effective du système numérique, la maitrise des outils, du flot de conception et de validation, des langages de description dans leurs version avancée
  -la demonstration de competences

50% examen terminal sans documents ni calculatrice

Informations complémentaires