Volumes horaires
- CM 24.0
- Projet 0
- TD 12.0
- Stage 0
- TP 0
Crédits ECTS
Crédits ECTS 4.0
Objectif(s)
Le cours est organisé en trois parties distinctes.
Partie 1 – (Micro)processeurs, évolution des architectures
Analyser les critères de performance des architectures avancées de microprocesseurs et d'ordinateurs. Comprendre les approches d'optimisation de la puissance de calcul.
Partie 2 – Sécurité matérielle (sensibilisation)
Comprendre les menaces de sécurité liées à l'implantation d'un système physique (Microprocesseurs, mais aussi ASIC, FPGA …hors des menaces purement logicielles et réseau), les évolutions au niveau des attaques et des domaines concernés, et les approches pour évaluer le niveau de sécurité.
Partie 3 – Travail en groupes
Mise en œuvre d'approches présentées dans la partie 1 et évaluation de deux types de compétences : travail en groupe, dans une optique Recherche et innovation.
Contenu(s)
Partie 1 – (Micro)processeurs, évolution des architectures
Notion de performances, méthodes d'évaluation
Approches d'optimisation de la puissance de calcul (architectures pipeline, types de parallélisme, architectures multiprocesseurs)
Microprocesseurs : modèles d'exécution, évolution des architectures (CISC, RISC, superscalaire, superpipeline, VLIW, MT, SMT), techniques de gestion des aléas - systèmes numériques synchrones, mono-coeur
Classification et caractéristiques des éléments de mémorisation et des blocs mémoire, hiérarchie mémoire, caches (architectures, politiques de gestion), MMU
Macro-parallélisme (architectures multi-cœurs)
Nouveau paradigme : calcul en mémoire
Liens entre architecture et logiciel (montré en filigrane)
Partie 2 – Sécurité matérielle (sensibilisation)
Sécurité matérielle : contexte général et évolutions, domaines concernés
Circuits sécurisés : certification, critères communs
Panorama des attaques matérielles usuelles
Modélisation/Caractérisation des erreurs
Autres types d'attaques et de menaces
Influence du style de conception
Méthodes de protection, ou contre-mesures (pistes montrées en filigrane)
Partie 3 – Travail en groupes
Conception / optimisation (multicritère) d'une architecture de processeur RISC V originale en partant du jeu d'instructions de base
Prérequis
Partie 1 – (Micro)processeurs, évolution des architectures
Fonctionnement de base des microprocesseurs (Architecture PC/PO), jeu d'instructions, modes d'adressage ...
Partie 2 – Sécurité matérielle (sensibilisation)
Conception numérique
Partie 3 – Travail en groupes
Conception numérique, partie 1 du cours
Contrôle des connaissances
Session 1 : examen écrit 2h (70% de la note totale) et rapport de proposition d'architecture (30% de la note totale)
Examen : Une page manuscrite personnelle autorisée, autres documents interdits
Calculatrice Phelma tolérée mais non indispensable
Session 2 : examen de rattrapage remplaçant la note précédente d'examen (oral 30 minutes ou écrit 2h selon le nombre de rattrapages à réaliser), note de rapport inchangée (non rattrapable)
Examen ou oral : Une page manuscrite personnelle autorisée, autres documents interdits
Calculatrice Phelma tolérée mais non indispensable
Session 1 : examen écrit 2h (70% de la note totale) et rapport de proposition d'architecture (30% de la note totale)
Session 2 : examen de rattrapage remplaçant la note précédente d'examen (oral 30 minutes ou écrit 2h selon le nombre de rattrapages à réaliser), note de rapport inchangée
N1 = (0,7 E1 + 0,3 rapport)
N2 = (0,7 E2 + 0,3 rapport)
Bibliographie
K01-HEN
J. Hennessy, D. Patterson, Computer architecture: a quantitative approach, Morgan Kaufmann, (2nd edition 1996 and 5th edition 2012)
K01-PAT
D. Patterson, J. Hennessy, Organisation et conception des ordinateurs : l'interface matériel/logiciel, Dunod, 1994 (version française)
K04-PAT
D. Patterson, J. Hennessy, Computer organization and design: the hardware/software interface – RISC-V edition, Morgan Kaufmann, 2018