Ce cours vise à introduire les concepts de testabilité et de conception en vue du test de circuits numériques et analogiques
Contact Mounir BENABDENBI
•Modeles de fautes (collage et délai)
•ATPG (algorithmes de génération de vecteurs de test) et simulation de fautes
•Design For Testability (scan path, BIST, Boundary Scan-JTAG)
•Techniques de test des circuits mixtes et analogiques
Informations complémentaires
2,5 pour Cours/TD et 1,5 pour TP CAO et Intégration
Examen Ecrit : 1h30
Compte rendu de TP
Mounir BENABDENBI
Salvador MIR
Examen Ecrit : 50%
Compte rendu de TP : 50%
mise à jour le 14 décembre 2016
Nos sites
e-Services
