Volumes horaires
- CM 14.0
- Projet 0
- TD 0
- Stage 0
- TP 24.0
Crédits ECTS
Crédits ECTS 3.5
Objectif(s)
Le cours vise à introduire les concepts généraux du test et du design pour la testabilité de circuits intégrés numériques analogique et RF
Contact Mounir BENABDENBIContenu(s)
•Modeles de fautes (collage et délai)
•ATPG (algorithmes de génération de vecteurs de test) et simulation de fautes
•Design For Testability (scan path, BIST, Boundary Scan-JTAG)
•Techniques de test des circuits mixtes et analogiques
- Test de mémoires – algorithmes de test de production et test de debug
- Test des systèmes RF et mixtes
Prérequis
Circuits numériques de base (portes logiques et bascules/registres)
Contrôle des connaissances
session 1 conditions normales :
- Note d'examen écrit 1h30 (50%) - Cours, documents et calculatrice autorisés.
- Note de contrôle continu basée sur le compte rendu de TP & Projet (50%)
session 1 conditions "confinement" :
- Note QCM Chamilo 1h (50%) - Cours, documents et calculatrice autorisés.
- Note de contrôle continu basée sur le compte rendu de TP (50%)
session 2 conditions normales :
Entretien oral physique pour 50 % de la note (conservation de la note de CC)
session 2 conditions "confinement" :
Entretien oral à distance pour 50 % de la note (conservation de la note de CC)
voir Evaluation
Informations complémentaires
Le cours vaut 2.0 ECTS pour les étudiants du cursus UE Conception Avancée 2 (3A-AP)
Cursus ingénieur->Filières->Semestre 9
Cursus ingénieur->Apprentissage MT->Semestre 9