Phelma Formation 2022

Electronique numérique - 3PMEENU3

  • Volumes horaires

    • CM 12.0
    • Projet 0
    • TD 10.0
    • Stage 0
    • TP 8.0

    Crédits ECTS

    Crédits ECTS 2.5

Objectif(s)

Cet enseignement permet d’acquérir les compétences de bases nécessaires pour la conception des circuits numériques. Les connaissances acquises seront utiles à la compréhension de l'enseignement ordinateurs et microprocesseurs du tronc commun PET S6 et des enseignements de pré-orientation traitant de la conception de circuits numériques : pré-orientation SEI, SEOC.

Contact Sylvain HUET

Contenu(s)

Cours/TD (Cours : 6x2 heures, TD : 5x2 heures, TES : 2 heures)

  • Représentation de l'information dans les machines numériques (entiers naturels/relatifs, réels, autres codages)
  • Circuits combinatoires (algèbre de Boole, représentation et simplification des fonctions booléennes, circuits combinatoires fondamentaux : circuits d'aiguillage- mux, arithmétiques,... )
  • Circuits séquentiels (architecture générale, composants de base et circuits fondamentaux : compteur, registre à décalage,...)
  • Machine à états synchrone (formalisme, machine de Moore et Mealy, synthèse)
  • Conception par séparation partie opérative/partie commande

TP (2x4 heures)
Il a lieu après les cours/TD et permet de mettre en application l'intégralité des notions vues en cours et TD. Il porte sur la conception d'un récepteur série asynchrone RS232 et son implantation sur un FPGA. Un document de conception et un projet Quartus sont fournis. Il s'agit :

  • de déterminer les éléments manquants de la partie opérative,
  • de spécifier la partie commande avec une machine à états et d’en faire la synthèse,
  • de saisir ces différents éléments des parties opérative et commande dans un projet Quartus à compléter et d’en faire la validation progressive à partir de bancs de test fournis, parfois à compléter,
  • de valider l’implantation du circuit sur une carte FPGA DE1 en utilisant le PC de développement pour lui envoyer de l’information en série asynchrone.


Prérequis

Pas de prérequi.

Contrôle des connaissances

  • Examen écrit qui a lieu après les cours/TD/TP
  • Rapport de TP


Examen écrit Session 1 : DS1
Examen écrit Session 2 : DS2
Rapport TP : RTP (non rattrapable)
N1 = 80%DS1 20%RTP
N2 = 80%DS2 20%RTP

Informations complémentaires

Cursus ingénieur->1ère année ingénieur Phelma->Semestre 5

Bibliographie

[1] Architectures Logicielles et Matérielles,P. Amblard and J.-C. Fernandez and F. Lagnier and F. Maraninchi and P. Sicard and Ph. Waille, Dunod, collection Sciences Sup.,2000.
[2] Electronique Numérique Intégrée, J.-. Danger and S.Guilley and P. Matherat and Y. Mathieu and L. Naviner and A. Polti and J. Provost , cours de l'ENST Paris
[3]Représentation et Synthèse des Systèmes Logiques, S.Pravossoudovitch, Ecole polytechnique Universitaire de Montpellier, 2006
[4] Bebop to the Boolean Boogie: An Unconventional Guide to Electronics Fundamentals, Components and Processes, C. Maxfield and P. Waddell, Butterworth-Heinemann, 2002