Initiation à Verilog-AMS - 3PMRIVA4

Objectif(s)

L'objectif de ce module est une formation à l'outil de description VHDL/AMS, dans le cadre de la simulation mixte (physique / électronique) de capteurs intégrés.

Contenu(s)

4h de cours présentant la théorie du langage VHDL/AMS
12h de TP permettant de mettre en pratique les connaissances acquises en VHDL/AMS dans le cadre d'un projet concret réalisé sous l'environnement Cadence. Des notions de VHDL et d'électronique analogiques seront également utilisées.

Connaissance du langage VHDL
Notions en designélectronique analogique