Volumes horaires
- CM 10.0
- Projet 0
- TD 0
- Stage 0
- TP 32.0
Crédits ECTS
Crédits ECTS 3.5
Objectif(s)
Le cours vise introduire les connaissances des approches actuelles de la conception et validation des architectures Matérielles/Logicielles des SoCs (Codesign, Cosimulation, RTOS pour SoC, exploration et estimation des performances, ...etc.)
Contact Andrea BATTISTELLAContenu(s)
Le cours est orienté sur les aspects suivants :
- Méthodologie de conception, modélisation et spécification d'un SoC
- Modèles Fonctionnels
- Modèles Transactionels (TLM)
- Modèles Cycle Accurate (BCA)
- Modèles pour la synthèse matérielle à haut niveau
- Partitionnement logiciel/matériel/co-design/co-simulation
- Analyse de performances (cycles/power) d'un SoCs
- Conception du logiciel embarqué (HW parameters to header files, Initialization/ Boot code, Device drivers)
Le cours integre des nombreaux Travaux Pratiques avec comme but de familiariser les étudiants avec des langages de modelisation haut niveau ex.SystemC/C++ et leur application au flow de conception d'un SOC. Les aspects de modélisation fonctionnelle, TLM, BCA, RTL, HLS, Power, eSW ainsi que la cosimulation y seront abordés.
Prérequis
Architecture des processeurs et VLSI design.
Langages de programmation HW et SW: VHDL et C
Contrôle des connaissances
Rapport des TPs et de projet + Soutenance de projet
pas de changement en cas de confinement
50% soutenance+ 50% rapport TP
Informations complémentaires
Le cours vaut 3.0 ECTS pour les étudiants du cursus Bloc System on Chip
Cursus ingénieur->Filière SEI->Semestre 9
Cursus ingénieur->Filière SEOC->Semestre 9