Volumes horaires
- CM 6.0
- Projet 0
- TD 6.0
- Stage 0
- TP 4.0
Crédits ECTS
Crédits ECTS 1.5
Objectif(s)
- Donner une vue générale des procédés d'assemblage en microélectronique
- Présenter les principaux phénomènes qui interviennent dans ces procédés tels que le mouillage, la diffusion et la réactivité interfaciale
- Donner les notions de base sur la physico-chimie des interfaces impliquées lors des différents procédés d'assemblage dans l'industrie électronique
- Appliquer ces connaissances à des cas réels de packaging en industrie électronique
- Apporter des notions de critères de sélection des matériaux pour électrolyte, cathode, anode, interconnexions
- Apporter des notions de durabilité en électrochimie du solide
- Donner des notions d'aspects économiques et d'orientations et tendances technologiques
Contenu(s)
I) Packaging (10h)
- Le rôle du packaging en microélectronique
- Packaging des circuits intégrés, techniques utilisées (WB - wire-bonding, FC - flip chip, TAB - tape Automated Bonding,...)
- Familles (SMP, THP,...), types de packaging (PGA - pin grid array, BGA - ball grid array, ...) et différents boitiers (plastique, céramique)
- Matériaux utilisés (avantages et limites)
- Packaging des microsystèmes
- Description et étude des phénomènes physico-chimiques et mécaniques se produisant lors des assemblages (thermodynamique, cinétique, mouillage,...)
- Etude des cas particuliers en packaging (Bureau d'études)
II) Durability (6h)
- Principe de fonctionnement d’une pile tout solide SOFC
- Packaging : de la cellule élémentaire au stack
- Aspects économiques, verrous technologiques et tendances
- Rôle des matériaux utilisés : électrolyte, électrodes, interconnecteurs (avantages et limites)
- Problèmes des piles fonctionnant à haute température (durabilité)
- Solutions à l’abaissement de la température de fonctionnement de la SOFC
Prérequis
Thermodynamique, Surfaces-Interfaces, Diagrammes de phases, Electrochimie
Semestre 9 - L'examen existe uniquement en anglais
- Session normale:
Type d'évaluation: examen écrit (DS) + bureau d'étude (BE)
- Evaluation rattrapable:
Type d'évaluation: examen écrit
Durée : 2h
Documents autorisés: tous documents autorisés
Calculatrice: autorisée
Possible en distanciel: non
- Evaluation non rattrapable : bureau d'étude
- Session de rattrapage:
Type d'évaluation: examen écrit
Durée: 2h
Documents autorisés: tous documents autorisés
Calculatrice: autorisée
Possible en distanciel: non
Bureau d'étude : BE
Examen écrit session 1 : DS1
Examen écrit session 2 : DS2
N1 = note finale session 1
N2 = note finale session 2
En présentiel :
N1 = 80%DS1 + 20%BE
N2 = 80%DS2 + 20%BE
Semestre 9 - Le cours est donné uniquement en anglais
Handbook of Batteries, D. Linden, T.B. Reddy, 3 ed, McGraw-Hill, 2001.
Handbook of fuel cells, H. A. Gasteiger et al. Eds, Vol. 1-4 (2003) & 5-6 (2009), Wiley.
C.A. Harper, Electronic Packaging and Interconnection Handbook, 3d edition, McGraw-Hill, 2000.
J. Lau, C.P. Wong, J.L. Prince, W. Nakayama, Electronic Packaging: design, materials, process and reliability, McGraw-Hill, 1998.
R.R. Tumala, Fundamentals of Microsystems packaging, Mack-Graw Hill, 2001.