Phelma Formation 2022

Projet Image GPU-FPGA - 5PMSPIG6

  • Volumes horaires

    • Projet 44.0

    Crédits ECTS

    Crédits ECTS 3.0

Objectif(s)

Ce projet s'intéresse à l'implémentation d'algorithmes de traitement du signal sur des cibles de natures différentes : FPGA et processeur GPU.
Au travers de ces cibles variées, l'objectif est d'illustrer qu'une démarche d'adéquation entre algorithme et architecture est nécessaire à l'obtention d'une implantation efficace. Des flots de développement industriels sont mis en oeuvre dans cet enseignement.

Contact Dominique HOUZET

Contenu(s)

Le projet se décompose en deux parties

1) FPGA : Implémentation matérielle d'un filtre optimal de détection de contours sur des images en temps réel. A partir de l'expression en z des filtres de lissage et de dérivation de Deriche et d'un détecteur de contour approprié, il est proposé d'optimiser la conception de l'architecture à décrire en langage VHDL. La simulation permet de valider les algorithmes sur un plan fonctionnel. L'objectif est de mettre en oeuvre le traitement sur un kit de développement FPGA raccordé à une caméra vidéo.
2) Processeur GPU : optimisation de l'implantation d'algorithme de traitement de l'image élémentaires (rotation, filtrage, calcul d'histogramme, filtre de Canny-Deriche ) sur carte graphique à GPU programmable



Prérequis

Contrôle des connaissances

Pour chacune des parties, lors de la dernière séance de projet, une présentation orale du travail réalisée. Un rapport de projet de 15 à 20 pages est également produit pour chacune des parties.



Rapport : 100%

Informations complémentaires

Cursus ingénieur->Double-Diplômes Ingénieur/Master->Semestre 9
Cursus ingénieur->SICOM->Semestre 9

Bibliographie

[1] R. Deriche « Fast algorithms for low-level vision », in IEEE transactions on pattern analysis and machine intelligence, vol PAMI-12, no 1, pp 78-87, jan 1990

Didier Demigny, Frederico Garcia Lorca, Lounis Kessal, De l'architecture à l'algorithme. Un exemple : le détecteur de contours de Deriche, in Traitement du Signal - Volume 14 n°6 - special 1997 - pp 615-623

[2] Jeremie Hamon and al. «FPGA implementation of a real time multi-resolution edge detection video filter », in Proceedings of 8th European Workshop on Microelectronics Education EWME 2010 conference, May 10-12, 2010, Darmstadt, Germany

[3] IMAPCAR, http://www.nec.com/global/onlinetv/en/society/imapcar_h.html