Projet MEMS-VHDL AMS - 5PMEPMV5
A+Augmenter la taille du texteA-Réduire la taille du texteImprimer le documentEnvoyer cette page par mail
Volumes horaires
- CM : 8.0
- TD : 0
- TP : 0
- Projet : 32.0
- Stage : 0
Crédits ECTS : 3.0
Objectifs
Les objectifs de ces projets sont les suivants :
- acquérir des compétences en modélisation de systèmes mixtes
- appliquer les connaissances en verilog-ams et conception analogique
- mettre en pratique la gestion de projet et le travail en équipe
Contact Lionel BASTARD
Contenu Séances par groupes de 2 à 3 étudiants sur un projet comportant une partie capteur, une partie électronique analogique, et une partie numérique. Il s'agit de projet de simulation, ne comportant pas de réalisation pratique.
Prérequisconnaissances en verilog
connaissances en conception analogique intégrée
Contrôles des connaissances 1 rapport à remettre à la fin des séances de projet
1/3 note du cours (S. Mir) + 2/3 note de projet (L. Bastard)
Informations complémentaires Cursus ingénieur->Filières->Semestre 9
Bibliographie Y. Hervé, "VHDL-AMS, Applications et enjeux industriels", Dunod, 2002
A+Augmenter la taille du texteA-Réduire la taille du texteImprimer le documentEnvoyer cette page par mail
mise à jour le 13 mars 2019