Phelma Formation 2022

Projet MEMS-VHDL AMS - 5PMEPMV5

  • Volumes horaires

    • CM 8.0
    • Projet 32.0
    • TD 0
    • Stage 0
    • TP 0

    Crédits ECTS

    Crédits ECTS 3.0

Objectif(s)

Les objectifs de ces projets sont les suivants :

  • acquérir des compétences en modélisation de systèmes mixtes
  • appliquer les connaissances en verilog-ams et conception analogique
  • mettre en pratique la gestion de projet et le travail en équipe
Contact Lionel BASTARD

Contenu(s)

Séances par groupes de 2 à 3 étudiants sur un projet comportant une partie capteur, une partie électronique analogique, et une partie numérique. Il s'agit de projet de simulation, ne comportant pas de réalisation pratique.



Prérequis

connaissances en verilog
connaissances en conception analogique intégrée

Contrôle des connaissances

1 rapport à remettre à la fin des séances de projet



1/3 note du cours (S. Mir) + 2/3 note de projet (L. Bastard)

Informations complémentaires

Cursus ingénieur->Filières->Semestre 9

Bibliographie

Y. Hervé, "VHDL-AMS, Applications et enjeux industriels", Dunod, 2002