Les objectifs de ces projets sont les suivants :
Séances par groupes de 2 à 3 étudiants sur un projet comportant une partie capteur, une partie électronique analogique, et une partie numérique. Il s'agit de projet de simulation, ne comportant pas de réalisation pratique.
connaissances en verilog
connaissances en conception analogique intégrée
1 rapport à remettre à la fin des séances de projet
1/3 note du cours (S. Mir) + 2/3 note de projet (L. Bastard)
Y. Hervé, "VHDL-AMS, Applications et enjeux industriels", Dunod, 2002
mise à jour le 13 mars 2019
Nos sites
e-Services
