TP Modélisation et synthèse SOC - 5PMEMVT0
A+Augmenter la taille du texteA-Réduire la taille du texteImprimer le documentEnvoyer cette page par mail
Objectifs
Le cours vise introduire les connaissances des approches actuelles de la conception et validation des architectures Matérielles/Logicielles des SoCs (Codesign, Cosimulation, RTOS pour SoC, exploration et estimation des performances, ...etc.)
Contact Andrea BATTISTELLA,
Pierre-Yves MARTINEZ
Contenu Modélisation et Spécification d'un SoC
•Modèles de calcul (data-flow, Réseaux de processus, control-flow, ... ,
•Modèles Fonctionnels,
•Modèle de communication (TLM),
•Modèles pour la synthèse matérielle illustré par SystemC
Méthodologie de conception systèmes - Partitionnement logiciel/matériel et le co-design
•Co-simulation
•Plateforme based design and IP based design techniues
•Techniques modernes de design de SOC
•Génération des adaptateurs de protocoles entre niveaux d'abstraction et de protocoles logiciel-matériel
•Problèmes d'architecture (définition d'une architecture, Conception d'architecture, synthèse sur du decoupage HW/SW, conception chip-level, ..)
•Analyse de Performances d'un SoCs
•Conception du logiciel embarqué (HW parameters to header files, Initialization/ Boot code, Device drivers, RTOS, Application software)
Le TP
a pour but de familiariser les étudiants avec des langages de programmation haut niveau (ex. SystemC, leur application à une plateforme de traitement d'images JPEG. Les aspects de modélisation fonctionnelle, TLM, RTL ainsi que la cosimulations seront abordés en 5 séances de TP
Informations complémentaires
Crédits ECTS
•1 pour Cours/TD et
•2 pour TP SystemC
Prérequis
Contrôles des connaissances 1 note sur TP
Informations complémentaires
A+Augmenter la taille du texteA-Réduire la taille du texteImprimer le documentEnvoyer cette page par mail